岗位职责
1.负责SOC顶层集成工作2.根据产品需求基于公司RISC-V CPU内核进行SOC的顶层设计和集成各类IP3.微架构和实现4.能够在功能性能功率和面积要求之间做出合理的权衡5.参与设计和代码审查6.能够计划和跟踪任务以达到目标日期7.优化芯片的时钟及功耗8.为模拟仿真过程中的芯片功能和性能调试提供支持
岗位要求
1.电子计算机物理数学等相关理工科专业硕士或博士学历2.优先考虑对PCIE协议有经验的候选人3.具备使用System Verilog进行RTL设计的经验4.能熟练使用python/perl等脚本进行开发工作5.具备功耗优化相关知识6.对RISC-V指令集CPU体系架构存储器分级体系有所了解将优先考虑7.熟悉常见的总线协议如CHI, AXIAHBAPB等有能力进行总线的开发及实现工作8.熟练掌握I2C,SPI,I2S,UART等慢速外设的集成9.熟悉DDRSDIO等高速外设的集成10.熟悉数字电路的全流程设计包括从前端文档RTL设计验证到后端实现封装及PCB板的设计以及回片后的样片测试能主导/协调解决在全流程设计过程中碰到的实际工程问题11.熟悉仿真技术为佳如ZebuFPGA
1.负责SOC顶层集成工作2.根据产品需求基于公司RISC-V CPU内核进行SOC的顶层设计和集成各类IP3.微架构和实现4.能够在功能性能功率和面积要求之间做出合理的权衡5.参与设计和代码审查6.能够计划和跟踪任务以达到目标日期7.优化芯片的时钟及功耗8.为模拟仿真过程中的芯片功能和性能调试提供支持
岗位要求
1.电子计算机物理数学等相关理工科专业硕士或博士学历2.优先考虑对PCIE协议有经验的候选人3.具备使用System Verilog进行RTL设计的经验4.能熟练使用python/perl等脚本进行开发工作5.具备功耗优化相关知识6.对RISC-V指令集CPU体系架构存储器分级体系有所了解将优先考虑7.熟悉常见的总线协议如CHI, AXIAHBAPB等有能力进行总线的开发及实现工作8.熟练掌握I2C,SPI,I2S,UART等慢速外设的集成9.熟悉DDRSDIO等高速外设的集成10.熟悉数字电路的全流程设计包括从前端文档RTL设计验证到后端实现封装及PCB板的设计以及回片后的样片测试能主导/协调解决在全流程设计过程中碰到的实际工程问题11.熟悉仿真技术为佳如ZebuFPGA
职位类别： 系统工程师
举报温馨提示
- 你可能感兴趣的职位
- 最近浏览记录
-
面议
-
0.5-1.2万/月
-
6-8千/月
-
1-2万/月
-
1-2万/月
-
1-2万/月
-
0.8-1万/月
-
1-2万/月
-
8.4-16.8万/年
-
5.5-8千/月
-
4-6千/月
-
3-5千/月
-
0.5-1万/月
-
6-8千/月
-
1-1.2万/月
-
6-8千/月
- 公司规模：50-99人
- 公司性质：0
- 所属行业：电力、电气、自动化、热力、锅炉、照明、电池、电源、电缆、光电等
- 联系人：曾源
- 手机：会员登录后才可查看
- 邮箱：会员登录后才可查看
- 邮政编码：
工作地址
- 地址：深圳市前海深港合作区南山街道梦海大道5188号前海深港青年梦工场北区14栋501
